DESIGN-FOR-TEST AND TEST OPTIMIZATION TECHNIQUES FOR TSV-BASED 3D STACKED ICS

This book describes innovative techniques to address the testing needs of 3D stacked integrated circuits (ICs) that utilize through-silicon-vias (TSVs) as vertical interconnects. The authors identify the key challenges facing 3D IC testing and present results that have emerged from cutting-edge research in this domain. Coverage includes topics ranging from die-level wrappers, self-test circuits, and TSV probing to test-architecture design, test scheduling, and optimization. Readers will benefit from an in-depth look at test-technology solutions that are needed to make 3D ICs a reality and commercially viable.
Idioma: INGLÉS

RIGUROSO

Riguroso

Determina lo preciso o impreciso que es este libro con respecto a lo que se cuenta en el mismo. 0 significa que es completamente impreciso y 10 que cuenta es rigurosamente verídico

DIVERTIDO

Divertido

Determina lo divertido que te ha resultado el libro: 0-aburrido 10-muy divertido

COMPLEJO

Complejo

Determinamos lo complejo que nos ha resultado la lectura del libro. Desde el nivel más bajo, que indica que es un texto secillo de comprender hasta el valor máximo que indica que es complejo de comprender

SORPRENDE

Sorprende

Indica lo sorprendente que resulta el argumento del libro, desde 0: previsible hasta 10: totalmente desconcertante y sorprendente

Entra en BiblioEteca...

DESIGN-FOR-TEST AND TEST OPTIMIZATION TECHNIQUES FOR TSV-BASED 3D STACKED ICS

Sinópsis del libro:

Comentarios de los lectores

Yo Leo

Anillo de blogs

Paga si te gusta

BiblioEtecarios

Yo Escribo

Ayuda

AVISO DE COOKIES